637: Socket774 (ﾜｯﾁｮｲ d964-RIGs) 2026/11/11(水) 08:53:38.37 ID:LVAJD6RI0 AMDは、EPYC Venice CPU向けのZen 6アーキテクチャの全貌を明らかにし、SP7/SP8プラットフォームに27%のIPC向上、256コアなどをもたらすことを発表した。 AMD EPYC 9006 Venice CPUは、本日より一般提供開始となり、Veraを含む競合製品を圧倒します。SP7およびSP8プラットフォームに最大256個の「Zen 6」コアをもたらします。AMDのEPYC CPUは、これまでに合計6世代にわたって進化を遂げてきました。第1世代EPYCは、第1世代Zenコアアーキテクチャを採用し、Naplesとして2018年に発売されました。それ以来、EPYCシリーズは様々な新しいコアアーキテクチャ、テクノロジー、機能を搭載して進化を続けてきました。そして本日、AMDは、エージェントAI時代に向けて設計された、コードネームVeniceと呼ばれる第6世代EPYC CPUの一般提供開始を発表しました。AMDのZen 6およびZen 6Cコアアーキテクチャは、コードネーム「Venice」と呼ばれるEPYC 9006 CPUファミリーで今年デビューしました。これらは、EPYC 9005「Turin」ファミリーで導入されたZen 5およびZen 5Cアーキテクチャの後継です。AMDはZen 6でマイクロアーキテクチャに大幅な変更を加え、コア性能の向上、利用率の改善、Agentic AI機能の強化、低レイテンシ、およびセキュリティ機能の拡張を実現しました。Zen 5とZen 5Cと同様に、Zen 6とZen 6Cも同じISAに基づいています。Zen 6は従来のコアバリアントであり、Zen 6Cはより高密度なコアバリアントです。まず、Zen 6コアのベースとなっているアーキテクチャから見ていきましょう。AMD Zen 6およびZen 6Cは、フェッチとパイプライン用の2つの基本ブロック、8幅のディスパッチ/リネーム、6つのALU、4つのロード/2つのストア、512ビットのFPデータパス、2サイクルFADD、64バイトのフィル/ビクティム、および48Kのデータキャッシュを備えています。大まかに言うと、Zen 6では以下の点が改善されています。・より大きなオペキャッシュ ・より大きな返信先住所スタック ・より大規模なFP/INTスケジューラ ・より大きなロード/ストアキュー ・より大きな再発注バッファ ・OP融合の増加 ・分岐予測ミスの遅延を削減 ・VNNI INT8 パイプ 4本全文はソース元で 待ち遠しい…